隨著大規(guī)模集成電路和計算機(jī)的廣泛應(yīng)用，變頻控制系統(tǒng)也漸向數(shù)字結(jié)構(gòu)演變，出現(xiàn)了基于大規(guī)模數(shù)字集成電路、單片機(jī)或DSP的數(shù)字變頻控制系統(tǒng)。但無論成熟的SPWM及其改進(jìn)，還是現(xiàn)代變頻控制技術(shù)，本質(zhì)上都采用對篼頻時鐘可編程分頻實現(xiàn)變頻控制，頻率步進(jìn)不均勻，不能合成任意頻率。

　　DDS（DirectDigitalSynthesizer）以其頻率分辨率高、轉(zhuǎn)換速度快及波形變換靈活等特點得到廣泛應(yīng)用。本文引人波形的DDS思想，介紹基于DDS的軟件變頻控制及其對輸出性能的改善，并以成熟的SPWM為例介紹其實現(xiàn)方法。這種變頻控制方法頻率分辨率篼，頻率步進(jìn)均勻，可合成任意頻率；DDS輸出的相位截尾誤差譜分布，也有利于變頻器噪聲的抑制。

　　對時鐘可編程分頻產(chǎn)生的頻率只能離散且不均勻地分布在整個頻率范圍內(nèi)。如時鐘頻率/c=62.5kHz（主頻為16MHz，8位PWM）時，要產(chǎn)生6kHz信號，分頻系數(shù)W可取10或11，輸出頻率為6250Hz =/e/yv（yv+i）是不均勻的，上例中，在/.=6kHz附近，yV從11變到10時，/r=586Hz；中頻部分，TV從63變到62時，人：此外，傳統(tǒng)的SPWM諧波較為集中，不利于抑制變頻器噪聲，有時采用RPWM（Random PulsewidthModulation），周期地改變載波頻率，分散幅度較大的諧波分量，使頻譜變疏，從而使諧波分布更為連續(xù)。

　　2基于DDS的軟件變頻控制2.1DDS結(jié)構(gòu)及原理是正弦波DDS的結(jié)構(gòu)框圖，每一時鐘周期，yv位相位階距（或頻率）寄存器FR Accumulator）作一次累加運算，和的高Af位作LUT（LookUpTable）地址，從LUT中讀出波形數(shù)據(jù)乘以增益GAIN后送DAC.改變FR的值K可改變輸出頻率/.，調(diào)諧方程：/.=（瓦/2，頻率分辨率/r =/c/2'對于正弦波，通常取/U33/c DDS結(jié)構(gòu)框圖Programmable）或FPGA器件實現(xiàn)。基于DDS的軟件變頻控制中，相位累加、增益控制及LUT都以軟件方式實現(xiàn)，LUT中數(shù)據(jù)根據(jù)適合計算機(jī)處理的采樣規(guī)則計算生成，DAC采用PWM. 2.2定時及數(shù)據(jù)處理DDS的時鐘由定時中斷精確產(chǎn)生。每一次定時中斷，若合成單一頻率，要做一次累加運算、數(shù)據(jù)查找及實現(xiàn)幅度控制的乘法運算；中斷結(jié)束前，運算結(jié)果存人緩沖區(qū)，下一次中斷的開始送DAC.借助于微處理器較強(qiáng)的處理功能，不僅可實現(xiàn)簡單的SPWM及MSPWM，還可以產(chǎn)生三相六脈沖等復(fù)雜信號。給出單SPWM的中斷服務(wù)流程。

　?。ㄖ袛喾?wù)人□）I保護(hù)現(xiàn)場1輸出上次運算結(jié)果WD到DAC（PWM）相位累加運算查找波形數(shù)據(jù)增益控制保存結(jié)果到WD恢復(fù)現(xiàn)場（中斷返回）中斷服務(wù)程序流程。3相位累加器、相位階距、相位連續(xù)性及輸出頻率范圍據(jù)輸出頻率范圍及頻率分辨率，通常選擇2到4字節(jié)。對于正弦信號，盡管可取/.矣0.33/.，但為保證有較高的調(diào)制比，多取用流水線方式，而在一個中斷周期內(nèi)完成，改變頻率時相位連續(xù)，不存在相位突變，從而保證變頻過程平穩(wěn)連續(xù)。

　　是存于內(nèi)存的一組數(shù)據(jù)，其序號和PA的高財位對應(yīng)，選用8位PWM時，字長0=8.輸出正弦信號時，一般取M=0 +2.其他波形，如三次諧波疊加法，M要稍大一點，以確保相位截尾誤差遠(yuǎn)小于量化誤差，但A/過大，對性能改善無意義。

　　LUT數(shù)據(jù)一般根據(jù)采樣規(guī)則及控制策略離線算出，以一定格式嵌入源程序，實質(zhì)上這是一種軟件硬件化。如果機(jī)器速度足夠快，也可在線計算，這可以實現(xiàn)變頻控制的動態(tài)優(yōu)化，從而獲得更好的動態(tài)響應(yīng)；在內(nèi)存中存入多組LUT還可以實現(xiàn)多種采樣模式、控制策略的選擇與切換。

　　2.5死區(qū)及保護(hù)死區(qū)及保護(hù)功能通常由硬件實現(xiàn)。通過精心設(shè)計，也可將一些死區(qū)及保護(hù)功能設(shè)計入軟件中去。

　　2.6性能改善2.6.1頻率精度與分辨率DDS輸出存在相位截尾誤差，中給出一種相位截尾誤差譜的精確快速算法，特別適用于LUT地址字長較短的情況。設(shè)A：=2；（2/c+l），誤差譜分布如下：-M時，誤差譜線分布在a/c±/.U±/.Uo）點，幅度為為取整運算）。

　　可見，相位截尾誤差譜線間隔隨i增大而減小，i越大，相位截尾誤差譜分布越趨于連續(xù)，幅度低于量化誤差。周期性的相位截尾誤差及其所帶來的低于量化誤差譜的雜散譜和RPWM可謂異曲同工，對于抑制變頻器噪聲是有益的。

　　2.6.3載波頻率及載波比軟件變頻控制多采用同步調(diào)制，采樣頻率通常是輸出頻率的9倍，載波比有級變化，而基于DDS的變頻控制之載波頻率固定，開關(guān)器件始終高頻工作，載波比隨頻率降低而升高，屬于異步調(diào)制。取/.矣。l/c，可保持載波比吟>9. 3基于DDS的軟件變頻實現(xiàn)舉例這里以MCS-51FX實現(xiàn)帶增益調(diào)節(jié)的單SPWM為例，說明基于DDS的軟件變頻實現(xiàn)方法，并分析其時間效率。

　　3.1實現(xiàn)方法=16MHz，設(shè)定PCA時鐘為1.60kHz的正弦信號，F(xiàn)R取兩字節(jié)，=0.238Hz.如采用DS80C320等高頻單片機(jī)或DSP，輸出頻率及頻率分辨率將更高。

　　3.2時間效率分析上例中，中斷周期為64，中斷服務(wù)程序占（下轉(zhuǎn)第9頁）當(dāng)移相角/變化時，輸出功率由機(jī)時約31/，占總機(jī)時的48.4%，滿足實時控制要求。/ctal越高，輸出頻率越高。這種方法可嵌人很多計算機(jī)控制系統(tǒng)中。

　　4結(jié)束語本文介紹了基于DDS的變頻控制工作原理、實現(xiàn)方法，并作了性能分析，這種變頻控制解決了現(xiàn)有分頻方法存在的精度低、頻率頻進(jìn)不均勻等問題，改善了變頻控制信號的頻譜，使之利于噪聲抑制。本文旨在引入一種基于DDS的變頻控制思想，對于變頻控制設(shè)計有重要的指導(dǎo)意義。